|
|
Lattice ECP3
Lattice ECP3-Familie – Niedrigste Stromaufnahme. Hoher Nutzen. Innovativ.
Verfügbar
Die ECP3-Familie ist die dritte Generation hochwertiger FPGAs
von Lattice Semiconductor und weist die niedrigste Verlustleistung und den
günstigsten Preis der Industrie von allen SERDES-fähigen FPGA-Bausteinen auf.
Die LatticeECP3-FPGA-Familie bietet Multi-Protokoll-3.2G-SERDES mit
XAUI-Jitter-Werten, DDR3-Schnittstelle, leistungsstarke DSP-Funktionen, hohe
Speicherkapazität und bis zu 149 KLUTs an - und all dies bei halber
Verlustleistung und zum halben Preis von SERDES-fähigen Wettbewerbs-FPGAs. Die
gesamte LatticeECP3-Familie wird in der fortschrittlichen
Low-Power-Prozesstechnologie von Fujitsu produziert und ist die einzige 65nm
hochwertige Mittelklasse-FPGA-Familie der Industrie.
|
Funktionsübersicht
| |
- Niedrige Stromaufnahme mit SERDES
- Low Power 65-nm Prozess
- Statische Stromaufnahme bis zu 80% und gesamte Stromaufnahme bis zu 50%
niedriger als der Wettbewerb
- Weniger als 100mW pro SERDES-Kanal bei 3,2 Gbps
- Optimierte FPGA-Architektur
- LUT4-Struktur
- Logik-Komplexitäten von 17k bis 149k LUTs
- Bis zu 6,8Mbits „On-Chip“ Speicher
- 2 DLLs und 2 bis 10 PLLs pro Baustein
- Kaskadierbare sysDSP™ Blöcke mit ALU
- Multiplizieren, Addieren, Subtrahieren und Aufaddieren
- Leistungsstarke Addiererstufen und MMAC-Funktionen
- 54-Bit kaskadierbare arithmetische Logikeinheit
- 24 bis zu 320 Multiplizierer
- Erweiterte Konfigurationsmöglichkeiten
- Paralleler Burst Modus für SPI Flash
- Automatische „Multi-Boot“ Möglichkeit
- 128 Bit AES Verschlüsselung
- Live Update Möglichkeit durch TransFR™ Technologie
|
- High-Speed SERDES auf dem Chip verfügbar
- Bis zu 16 Kanäle bei 3,2Gbps
- Datenraten von 250Mbps bis 3,2Gbps
- IEEE802.3-2002 XAUI Jitter kompatibel
- Mehrere Datenprotokolle und Datenraten gleichzeitig möglich
- Unterstützung für PCI Express, Ethernet (GbE, XAUI, & SGMII), SMPTE,
Serial Rapid I/O, CPRI and OBSAI
- Flexible sysIO™ Treiber
- LVCMOS 33/25/18/15/12, PCI, SSTL3/2/18 & HSTL15 & HSTL18
- LVDS, Bus-LVDS, MLVDS & LVPECL
- 800 Mbps DDR3, 1 Gbps LVDS
- Große Vielfalt an Gehäusen und verfügbare I/O-Anzahl
- Bis zu 586 nutzbare I/Os
- Kostengünstige „Wirebond“ fbBGA Gehäuse
- Bleifrei / ROHS konform
|
Evaluierung Boards
Um Systementwicklungszeiten zu verkürzen bietet Lattice verschiedene
Evaluierungs-Plattformen an um die Vorteile der Lattice ECP3 FPGA-Familie zu
testen.
- Das Lattice ECP3 „ Serial Protocol Board“ unterstützt das Testen von
- DD2 Speicher Interface
- PCI express
- Gigabit ethernet
|
|
- Das Lattice ECP3 „I/O Protocol Board“ unterstützt das Testen von
- DDR3 Speicher Interface
- SPI4.2
- ADC/DAC interface
|
|
- Das Lattice ECP3 „Video Board“ unterstützt das Testen von
|
|
Design Lösungen
- Wireless Lösungen
- Video Broadcast Lösungen
|
- PCI Express Lösungen
- Ethernet Lösungen
|
Produktüberblick
|
Baustein
|
ECP3-17
|
ECP3-35
|
ECP3-70
|
ECP3-95
|
ECP3-150
|
|
LUTs (K)
|
17
|
33
|
67
|
92
|
149
|
|
EBR SRAM (Kbits)
|
552
|
1327
|
4420
|
4420
|
6850
|
|
EBR SRAM Blöcke
|
30
|
72
|
240
|
240
|
372
|
|
Distributed RAM (Kbits)
|
36
|
68
|
145
|
188
|
303
|
|
18x18 Multiplizierer
|
24
|
64
|
128
|
128
|
320
|
|
3.2Gbps SERDES Kanäle
|
4
|
4
|
12
|
12
|
16
|
|
max. Anzahl I/Os
|
222
|
310
|
490
|
490
|
586
|
|
PLLs + DLLs
|
2+2
|
4+2
|
10+2
|
10+2
|
10+2
|
|
Gehäuse
|
SERDES I/O Kombinationen
|
|
256-ball ftBGA (17 x 17 mm)
|
4 / 133
|
4 / 133
| | | |
| 484-ball fpBGA (23 x 23 mm) |
4 / 222
|
4 / 295
|
4 / 295
|
4 / 295
| |
| 672-ball fpBGA (27 x 27 mm) | |
4 / 310
|
8 / 380
|
8 / 380
|
8 / 380
|
| 1156-ball fpBGA (35 x 35 mm) | | |
12 / 490
|
12 / 490
|
16 / 586
|
|
|
|
Kontakte
|
|
|
|
webshop
|
|
|
|